Neuro-UAV (PDC2022-133657-I00)
Sistemas ultraligeros de monitorización para vehículos aéreos no tripulados basados en redes neuronales convolucionales (Neuro-UAV)
Resumen
El proyecto Neuro-UAV ha desarrollado un sistema de inteligencia artificial embebida para la detección temprana de incendios forestales y para la vigilancia aérea de infraestructuras, específicamente diseñado para operar en vehículos aéreos no tripulados (UAVs) donde el consumo energético y los recursos computacionales son muy limitados. Su objetivo ha sido demostrar la viabilidad de modelos de visión artificial ejecutados en hardware de muy bajo consumo, alcanzando un nivel de madurez TRL-5.
Durante el proyecto se han entrenado y optimizado modelos de redes neuronales convolucionales (CNNs) capaces de identificar humo y fuego en condiciones reales. Para ello se han empleado amplios conjuntos de datos especializados y técnicas avanzadas de compresión, poda estructurada y cuantificación extrema, logrando reducciones superiores al 90 % en el tamaño de los modelos con un impacto mínimo en la precisión. Estas optimizaciones han permitido su ejecución eficiente en plataformas embebidas.
Se han desarrollado dos demostradores tecnológicos. El primero es un prototipo funcional ejecutado en Raspberry Pi, capaz de realizar captura e inferencia en tiempo real sin necesidad de comunicaciones externas. El segundo consiste en una implementación acelerada por hardware en FPGA mediante la herramienta FINN, que alcanza 30 fotogramas por segundo con un consumo aproximado de 150 mW, validando la idoneidad del sistema para UAVs ligeros y operaciones prolongadas.
Además, el proyecto ha ampliado su capacidad tecnológica mediante el desarrollo de un compilador automático de CNNs en RTL, que permite generar arquitecturas hardware personalizables y altamente optimizadas a partir de modelos definidos en PyTorch/Brevitas. Esta herramienta acelera la exploración de arquitecturas y mejora la capacidad del equipo para diseñar futuros sistemas de IA de muy bajo consumo.
Los resultados obtenidos están alineados con las necesidades planteadas por las empresas interesadas en los resultados del proyecto, demostrando un alto potencial de aplicación en la detección temprana de incendios y en la protección de infraestructuras críticas. Neuro-UAV constituye un avance significativo hacia soluciones de IA en el extremo (edge AI) para la monitorización aérea autónoma, eficiente y sostenible.
Investigadores
- María Luisa López-Vallejo (Investigador principal)
- Pablo Ituero Herrero (Investigador principal)
- Mario Garrido Gálvez
- Amadeo de Gracia Herranz
- Samuel López Asunción
- Javier de Mena Pacheco
- Gonzalo Moreno Redondo
- Andrés Arturo Álvarez Méndez
- Irene Merino Balaguer
Publicaciones
Master Thesis
- Generación automatizada de IPs CNNs configurables mediante codificación en serie. Irene Merino Balaguer. Trabajo de Fin de Máster. Máster Universitario en Ingenería de Telecomunicación. Universidad Politécnica de Madrid. Tutor: Pablo Ituero. Septiembre 2025.
- Diseño e implementación en FPGAs de redes neuronales basadas en computación estocástica. Jorge Vigón Bescos. Trabajo de Fin de Máster. Máster Universitario en Ingeniería de Sistemas Electrónicos. Universidad Politécnica de Madrid. Tutor: Pablo Ituero. Septiembre 2024.
- Diseño e Implementación de un Sistema de Detección de Incendios para Vehículos Aéreos No Tripulados mediante Redes Reuronales Profundas. Gonzalo Moreno Redondo. Trabajo de Fin de Máster. Máster Universitario en Ingeniería de Sistemas Electrónicos. Universidad Politécnica de Madrid. Tutor: Pablo Ituero. Julio 2024.
- Diseño de redes convolucionales para generación automática de hardware en FPGAs con análisis de cuantificación. Javier Piera Fernández de Retana. Trabajo de Fin de Máster. Máster Universitario en Ingeniería de Telecomunicación. Universidad Politécnica de Madrid. Tutor: Samuel López Asunción. Septiembre 2025.
- Diseño e Implementación de Sistema de Detección de Especies de Pájaros basado en redes neuronales convolucionales. Gonzalo Moreno Redondo. Trabajo de Fin de Grado. Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación. Universidad Politécnica de Madrid. Tutor: Pablo Ituero. Junio 2023.
- Diseño e implementación de un generador de estímulos neuromórfico para FPGAs. Juan Rosado Cibrán. Trabajo de Fin de Grado. Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación. Universidad Politécnica de Madrid. Tutor: Samuel López Asunción. Junio 2023.
- Desarrollo de un sistema de evaluación y optimización de arquitecturas de redes neuronales digitales mediante emulación software. ANDRZEJ DANIEL DOBRZYCKI. Trabajo de Fin de Grado. Grado en Ingeniería de Tecnologías y Servicios de Telecomunicación. Universidad Politécnica de Madrid. Tutor: Pablo Ituero. Junio 2023.
Journal papers
- Paz, P., & Garrido, M. (2023). Efficient implementation of complex multipliers on FPGAs using DSP slices. Journal of Signal Processing Systems, 95(4), 543-550.
- López-Asunción, S. and Ituero, P. Enabling Efficient On-Edge Spiking Neural Network Acceleration with Highly Flexible FPGA Architectures. Electronics. 2024.
- López-Asunción, S., González-López, J., García-de-la-Cueva, C., Lopez-Vallejo, M., & Grajal, J. (2024). Design and Implementation of a Real-Time Low-Latency Automatic Modulation Classifier. IEEE Transactions on Instrumentation and Measurement.
- Garrido, M., Medina, D., Paz, P., & López-Vallejo, M. (2025). Uniformly Distributed CORDIC. IEEE Transactions on Circuits and Systems I: Regular Papers.
Conference papers
- Cristina Bermúdez, Samuel López-Asunción, Pablo Ituero. Design Space Exploration of FPGA-Based Spiking Neural Networks for Angle of Arrival Detection. 2025. XL Conference on Design of Circuits and Integrated Systems (DCIS 2025). Comunicación oral.
- Iturbe, X., Camuñas-Mesa, L., Linares-Barranco, B., Serrano-Gotarredona, T., … Ituero, P., López-Vallejo, M., Rodríguez, R., Rubio, A.,, … & Gabarrón, A. (2024, July). Neuromorphic Technology Insights in Spain. In 2024 IEEE 24th International Conference on Nanotechnology (NANO) (pp. 1-11). IEEE.
- Pacheco, J. D. M., De Cabiedes, B. G., Herranz, A. D. G., & Lopez-Vallejo, M. (2024, November). A Lightweight Analog RFID Front-End for Interfacing Sensors. In 2024 39th Conference on Design of Circuits and Integrated Systems (DCIS) (pp. 1-6). IEEE.
- Samuel López Asunción and Pablo Ituero Herrero. (2023, November). Flexible Deep-pipelined FPGA-based Accelerator for Spiking Neural Networks. In 2023 38th Conference on Design of Circuits and Integrated Systems (DCIS), Malaga, Spain.